新潔能MOS管NCE8295AK的半橋驅(qū)動電路應(yīng)用手冊

一、引言

NCE8295AK是新潔能工業(yè)級MOSFET,這款TO-252封裝82V/95A大電流N溝道m(xù)os管轉(zhuǎn)為各類轉(zhuǎn)換器和電源控制而設(shè)計，Rds電阻僅6mR，具有良好的散熱性。本應(yīng)用手冊的目的是，指導(dǎo)如何在電機(jī)應(yīng)用中正確地設(shè)計半橋電路，并圍繞NCE8295AK的周邊電路選型進(jìn)行分析，最后提出一款典型應(yīng)用以供參考。

在后文中，將會依次討論以下內(nèi)容：

1. 自舉電路設(shè)計；

2. 柵極電阻的選擇；

3. 電路上寄生參數(shù)的影響和解決方案；

4. PCB設(shè)計指導(dǎo)；

所有討論內(nèi)容會以新潔能產(chǎn)品為例，除非另做特殊說明。

二、自舉電路設(shè)計

一般半橋電路中的結(jié)構(gòu)如圖1所示，包含有自舉電阻，自舉二極管和自舉電容這三部分。這種方案是當(dāng)前電機(jī)驅(qū)動中最常用的且成本最低廉的方案。

圖1 自舉電路基本結(jié)構(gòu)

1.自舉電路電容選擇

為了確定自舉電容的大小，我們首先需要評估以下幾點(diǎn)：

-MOSFET開啟所需要的柵極電荷Qg;

-MOSFET的GS漏電ILK_GS;

-驅(qū)動的靜態(tài)工作電流IQBS;

-自舉二極管的漏電ILK_DIODE;

-自舉電容漏電ILK_CAP;

-上橋置高時間THON.

當(dāng)自舉電容使用電解電容時ILK_CAP才會納入計算值，其他類型的電容均不需要考慮。這里推薦至少使用一顆低ESR的陶瓷電容，并聯(lián)電解電容和低ESR陶瓷電容可以實(shí)現(xiàn)更好的電路工作特性。

通過計算，我們能得出一次開啟所需損耗的電容值：

在自舉過程中，VBS可以下降的范圍△VBS：

在此過程中，需要保證：

VF          MOSFET的反向二極管壓降

VGEmin  保持MOSFET管導(dǎo)通的最小柵極電壓

VDSon    下橋MOSFET的導(dǎo)通壓降

用以上結(jié)果，可以計算得出：

以NCE8295AK作MOSFET，NSG2020作驅(qū)動芯片為例：

Qg=109.3nC;

ILK_GS=100nA;

IQBS=40uA;

ILK_DIODE=100uA

（反向恢復(fù)時間＜100nS）;

ILK_CAP=0;

THON=100uS;

Vcc=12V;

Vf=1.2V;

Vdson=0.1V;

Vgsmin=10V。

按照留有10%以上的余量規(guī)則，建議電容值為220nf左右。

注意：此處計算自舉電容的過程中，僅僅計算了一次脈沖過程所需的電荷量，沒有考慮PWM的占空比與頻率等問題。如果是使用PWM波控制的信號，請以上述計算方式為基礎(chǔ)，經(jīng)過一定的等效換算得到其實(shí)際所需要的自舉電容大小。

2. 自舉電路的注意事項(xiàng)

A. 自舉電阻

自舉電阻會在部分自舉電路中使用，并不是必須元器件。在啟動時HO與LO可能會發(fā)生異常跳變，此時增加自舉電阻，自舉電阻會在自舉電路啟動時，會限制從自舉二極管經(jīng)過的電流，能夠非常有效地抑制這些不良信號，起到保護(hù)電路的功能。

B. 自舉電容

在上橋臂長時間開啟的電路設(shè)計中，使用電解電容作為自舉電容的設(shè)計必須考慮ESR。上橋臂長時間開啟需要一個容值較大的自舉電容，一般選用電解電容較多。但是電解電容有一定的內(nèi)阻，會使自舉電阻分壓降低，無法實(shí)現(xiàn)其功能。此時并聯(lián)一個低ESR的陶瓷電容，能夠有效避免這種情況發(fā)生。

C. 自舉二極管

自舉二極管用于維持自舉電路的電壓穩(wěn)定，需要保證二極管的反向耐壓能力大于驅(qū)動電源電壓，并在此基礎(chǔ)上盡可能地選擇快恢復(fù)二極管，如肖特基二極管等。

三、 選擇柵極電阻

柵極電阻用于控制所驅(qū)動MOS的開關(guān)速度快慢和上升下降沿的斜率，這可能會影響到應(yīng)用上的多項(xiàng)性能，如損耗，可靠性等。該段落會敘述如何選擇驅(qū)動電阻，并對驅(qū)動電阻帶來的影響進(jìn)行討論。柵極電阻的選擇與所使用的驅(qū)動芯片，MOSFET甚至電路設(shè)計息息相關(guān)，不同環(huán)境中均需要根據(jù)實(shí)際情況重新選擇。

常用的 MOSFET 驅(qū)動電路如下圖所示：

其中，Rg 為驅(qū)動電阻；LK 是驅(qū)動回路的感抗，一般在幾十 nH；Rpd 的作用是給MOSFET柵極積累的電荷提供泄放賄賂，一般取值在10K~幾十K；Cgd、Cgs、Cds 是 MOSFET 的三個寄生電容。

驅(qū)動電阻下限值的計算原則為：驅(qū)動電阻必須在驅(qū)動回路中提供足夠的阻尼，來阻尼MOSFET開通瞬間驅(qū)動電流的震蕩。 

實(shí)際設(shè)計時，一般先計算出Rg下限值的大致范圍，然后再通過實(shí)驗(yàn)，以驅(qū)動電流不發(fā)生震蕩作為臨界條件，得出Rg的下限值。

MOSFET電阻驅(qū)動電阻上限值的設(shè)計原則為：防止MOSFET關(guān)斷時產(chǎn)生很大的dV/dt，使MOSFET管再次誤開通。 

Vth 為MOSFET門檻電壓，Cgd和 dV/dt 在手冊中可查。

通常MOSFET 電阻驅(qū)動的取值范圍在5~100歐姆之間，在這個范圍內(nèi)如何進(jìn)一步優(yōu)化阻值的選取，這是由以下兩點(diǎn)所決定的：

（1）MOSFET的開關(guān)損耗。MOSFET的損耗一部分為開關(guān)損耗，另一部分為導(dǎo)通損耗，柵極電阻則主要影響了開關(guān)過程的損耗，阻值越大，開關(guān)過程越慢，電壓電流的交疊區(qū)域越大，損耗也就越大。損耗過大最直接的影響就是會使芯片溫度迅速上升，在高于150℃的條件下則會使器件面臨失效的風(fēng)險。

圖2 阻性負(fù)載條件下的MOS開關(guān)損耗

（2）可靠性。與損耗相反，柵極電阻的阻值越小，MOSFET的開關(guān)速度就會越快。在實(shí)際應(yīng)用中，功率端電流較大，對寄生參數(shù)較為敏感，過高的開關(guān)速度會增加信號的不穩(wěn)定性，輕則使電機(jī)的EMI過大，重則使電路發(fā)生損壞。其中最常見的有：

1）柵極信號振鈴，導(dǎo)致MOS損壞（如圖3所示）；

2）dv/dt過快，VS端口承受過高或者過低的電壓信號，導(dǎo)致驅(qū)動損壞（在第四小節(jié)會詳細(xì)敘述）。

圖3 柵極振鈴現(xiàn)象

四、寄生參數(shù)的影響

前文講解了如何選擇電機(jī)驅(qū)動的周邊電路參數(shù)，這一章則會講述如何合理地設(shè)計PCB，使最終得到的PCB工作在一個較為理想的環(huán)境中。

1. 旁路電容

無刷電機(jī)常見于24-60V的應(yīng)用環(huán)境中，所以驅(qū)動電源往往是通過BUCK電路降壓得到的10-15V，并不能設(shè)計在驅(qū)動電路周邊附近，設(shè)置旁路電容除了起到濾波作用外，也有供電作用。因此，旁路電容一般需要自舉電容的10倍容值以上才能夠保持VCC電壓不發(fā)生突變。

除此之外在PCB設(shè)計上，則建議旁路電容要緊鄰VCC與COM端，可用貼片電容與電解電容并聯(lián)達(dá)到最小的ESR值，并且在BUCK電路的輸出端需要另外設(shè)置電容，這樣才能保證電源供電處于最穩(wěn)定的狀態(tài)。

圖4 旁路電容選擇

2. VS與COM的周邊寄生

與邏輯功能塊不同，功率MOSFET部分的電路總是伴隨著高額的電流，在這種條件下，線路上的寄生電感就會表現(xiàn)出其干擾特性，使波形發(fā)生不良震蕩（如圖5所示）。此時，VS和COM端口的信號就會受到干擾，對驅(qū)動芯片的工作狀態(tài)造成嚴(yán)重影響。尤其對于承受高壓的VS端口，可能會出現(xiàn)正反兩相的尖峰，這種尖峰一旦超過了一定的峰值，均可能會損壞驅(qū)動芯片。

圖5  寄生參數(shù)等效電路

圖6  VS端口的極端情況

抑制這種現(xiàn)象對電路的干擾，主要有以下兩種方式：(1) 寄生電感導(dǎo)致震蕩主要由過高的DI/DT引起，因此降低開關(guān)速度就是最直接的方法，增加?xùn)艠O驅(qū)動電阻就能夠有效降低寄生參數(shù)導(dǎo)致的震蕩。(2) 這種震蕩現(xiàn)象持續(xù)時間較短，并且返回電流并不大，因此可以通過增加電阻的方式抑制。在VS端口可以設(shè)置一顆1-20Ω的電阻，在COM端口則建議使用銅線單點(diǎn)對地再連接功率地。

圖7  VS與COM震蕩抑制電阻

五、典型方案與PCB制作

此處例舉了一例半橋電路使用的案例，針對不同的芯片選擇與不同的方案設(shè)計，具體參數(shù)要請讀者自行調(diào)節(jié)。

以驅(qū)動MOSFET NCE8295AK為例，系統(tǒng)為48V無刷三相電機(jī)，所選用的柵極開啟電阻為56Ω，關(guān)斷電阻為10Ω。

圖8  G2020典型應(yīng)用方案

以圖8應(yīng)用方案為例，并通過緊密排布減小寄生參數(shù)對應(yīng)用的影響。

圖9 頂層

圖10 底層

本文由新潔能授MOS管權(quán)經(jīng)銷商南山電子轉(zhuǎn)載自新潔能官方公眾號，轉(zhuǎn)載時內(nèi)容略有修改。原文鏈接：https://mp.weixin.qq.com/s/3s-xLTX2GuRV__KV2Fowiw。